MathWorks新HDL Verifier功能加快FPGA在环验证

　　MathWorks发布新的HDL Verifier功能，可用来加快FPGA在环（FIL）验证。利用新的FIL功能，可以更快地与FPGA板通信，实现更高的仿真时钟频率。现在，系统工程师和研究人员可以自信地快速确认和验证FPGA设计在系统中按预期方式工作，从而节省开发时间。
 
　　随着信号处理、视觉影像处理和控制系统算法的复杂度不断增加，在FPGA板上对硬件实现进行仿真，可以帮助验证设计在其系统环境中的工作情况。用于FIL验证的HDL Verifier自动设置MATLAB和Simulink测试环境，并将其与运行于FPGA开发板上的设计相连接。这有助于实现在实际硬件上运行的FPGA设计的高逼真度协同仿真，同时复用开发阶段使用的测试环境。
 
　　数学计算软件开发商MathWorks推出的MATLAB是一种用于算法开发、数据分析、可视化和数值计算的程序设计环境，称为“科学计算的语言”。Simulink是一种图形环境，可用于对多领域动态系统和嵌入式系统进行仿真和模型化设计。
 
　　R2016b版允许工程师为其FPGA系统时钟指定一个自定义频率，时钟频率可比以前使用FIL的时候快五倍。对于在以FPGA为目标时使用超频因子的设计，如控制应用程序，可以使用较大的数据输出规模来提高吞吐量。工程师现在还可以利用FIL（使用PCI Express接口）来加快MATLAB和Simulink以及Xilinx KC705/VC707和Intel Cyclone V GT/Stratix V DSP开发板之间的通信，仿真速度比千兆以太网快3-4倍。
 
　　“随着电子系统日益复杂，作为验证步骤，精确地验证设计原型变得至关重要。”MathWorks的产品经理Jack Erickson说，“现在，HDL Verifier允许工程师在真实硬件上以现实的时钟频率快速运行设计，能够从MATLAB/Simulink这样方便的算法开发环境进行FPGA在环仿真，使硬件设计验证大幅简化。”
 
　　目前MathWorks公司提供的产品家族主要用于汽车、航空、电子、金融服务、生物医药以及其他行业的开发上。另外，MATLAB和Simulink产品在全球多所大学和教学机构中被采纳为基础教学和研究工具。