记忆体自我测试电路方案 解决传统IC设计挑战

　　厚翼科技特别开发「整合性记忆体自我测试电路产生环境-Brains」，以解决传统记忆体测试方法无法针对一些缺陷类型而弹性选择记忆体测试的演算法之不足。

　　Brains是从整体的晶片设计切入，利用硬体架构共享的观念，可大幅减少测试电路的门数，并且让使用者能轻易产生最佳化的BIST电路。Brains可以自动的判读记忆体并将其分群，从产品设计前端大幅提升测试良率、降低测试成本，提高产业竞争力。

　　Brains的5级到7级的弹性化管线式架构，可以满足快速记忆体测试的需求，目前最高测试的速度已经可以达到1.2GHz，整体BIST电路的门数平均只需200个门数。

　　另外为了简化嵌入记忆体测试电路的复杂度，Brains只需简单步骤即可完成记忆体测试电路的设计与嵌入并可大幅缩减DPPM与降低晶片测试成本进而降低整体晶片成本，增加产品的可靠度以及增加产品的竞争力。

　　厚翼科技基于多项记忆体测试相关专利，致力于创新的各类的记忆体测试技术的研发，以便对全球快速成长的系统晶片架构提供更可靠的记忆体测试服务。现今各种电子产品功能日趋复杂，系统晶片设计需要更多的记忆体，系统晶片设计厂商正面临着产品对成本与节能等各方面的需求。

　　厚翼科技的核心技术在于特有的可程式化暨管线式架构记忆体测试技术，可程式化暨管线式架构记忆体测试技术能提供给使用者能够建构出特有的最佳化记忆体测试方式，并且透过各项专利加以保护和使用者紧密合作与提供技术支援，以便协助使用者完成高品质设计，增加产品竞争力。