创新记忆体测试方案满足汽车物联网开发需求

　　厚翼科技 (HOY Technologies)新开发「记忆体自我测试电路产生平台-Brains」改革了传统的BIST架构，充分利用硬体架构分享 (Hardware Sharing) 的设计来达到最佳化的面积和测试时间，并有效降低产品的测试成本。Brains采用管线式 (Pipeline) 架构设计，可达到快速 (At-Speed) 记忆体测试以满足许多车用电子IC的测试需求。
 
　　随着汽车成为物联网落地应用的前硝站，测试技术的重要性也日渐提升。在西门子(Siemens)明导国际(Mentor Graphics)后，业内另一家独立提供记忆体测试解决方案的厚翼科技，进一步强化了在车用电子及物联网开发领域的记忆体自我检测(MBIST, Memory Built-In Self Test)方案，并说明了记忆体测试解决方案的重要性。
 
　　该公司指出，随着设计采用奈米微缩制程的演变，与IC设计复杂度与设计规模日趋复杂，嵌入式记忆体在各项产品的需求比重愈来愈高，记忆体缺陷成为影响晶片良率的变因之一，因此记忆体测试解决方案的重要性也与日俱增，尤其是车用电子及物联网(IoT)的相关产品，更需要内建自我测试技术(MBIST, Memory Built-In Self Test)。
 
　　截至目前，车用电子产品对于其可靠性与安全性已被ISO26262规范，其记忆体自我检测(MBIST, Memory Built-In Self Test)的功能都需具有可支援开机自我测试 (Power-On Self-Test)。
 
　　Brains从整体的晶片设计切入，全自动的判读记忆体并分群，让使用者能轻易产生最佳化的BIST电路，从产品设计源头大幅提升测试良率，提高产业竞争力，先进的功能与友善的介面能大幅缩减测试成本与产品上市的时间。
 
　　厚翼科技的HEART (High Efficient Accumulative Repair Technical) 是基于Brains的检测结果进行记忆体的修复工程。HEART采用累加式(Accumulative)记忆体修复技术，结合软体修复(Soft-Repair)和硬体修复(Hard-Repair)的优点，让整体的记忆体修复可以弹性化的重复修复，HEART的累加式修复技术可以针对安全性与可靠度需求极高的车用电子晶片，提供完整且符合ISO262622规范的记忆体测试与修复方案。
 
　　在降低物联网成本方面，厚翼提出了嵌入式快闪记忆体测试 (EFlash BIST) 解决方案。基于具有专利保护的记忆体测试架构，厚翼科技(HOY Technologies)的EFlash BIST可以有效的降低嵌入式快闪记忆体(EFlash)的检测时间，大幅降低开发物联网相关晶片的测试费用，提升物联网相关晶片的品质与产品竞争力。